崗位職責(zé):
1、根據(jù)項(xiàng)目需求參與方案設(shè)計(jì),負(fù)責(zé)FPGA軟件總體設(shè)計(jì)和功能模塊劃分,負(fù)責(zé)技術(shù)需求分解及溝通;
2、采用matlab等仿真計(jì)算工具,對(duì)數(shù)字信號(hào)處理算法進(jìn)行性能仿真和優(yōu)化;
3、用Verilog/VHDL語(yǔ)言進(jìn)行FPGA模塊開發(fā)、測(cè)試和維護(hù);
4、負(fù)責(zé)各功能模塊的編寫、仿真、時(shí)序約束、調(diào)試、測(cè)試;
5、完成內(nèi)外接口及控制邏輯的FPGA實(shí)現(xiàn);
6、負(fù)責(zé)相關(guān)設(shè)計(jì)開發(fā)文檔的撰寫。
任職要求:
1、學(xué)歷背景:碩士研究生及以上學(xué)歷;電子類、通信類、信號(hào)處理類、應(yīng)用數(shù)學(xué)、物理電子等相關(guān)專業(yè);
2、熟悉數(shù)字上下變頻、調(diào)制解調(diào)、信號(hào)測(cè)量與分析等信號(hào)處理流程;
3、掌握傅里葉變換、濾波、采樣、卷積、小波變換、復(fù)信號(hào)等基礎(chǔ)理論知識(shí);
4、深刻理解信號(hào)路徑、時(shí)序、時(shí)鐘架構(gòu)和復(fù)位等,并熟練使用時(shí)序分析工具;
5、熟練應(yīng)用Verilog/VHDL、MATLAB、C語(yǔ)言編程;
6、熟悉Xilinx公司的vivado/ISE開發(fā)工具,并掌握FPGA開發(fā)、調(diào)試、驗(yàn)證流程和方法;
7、熟悉modelsim或其它仿真驗(yàn)證工具;
8、有srio/pcie/Aurora、SSD/SDRAM、DDR、AD/DA等硬件調(diào)試工作經(jīng)驗(yàn)者優(yōu)先。
此崗位為研究院機(jī)電系統(tǒng)公共技術(shù)平臺(tái)下設(shè)的數(shù)字處理團(tuán)隊(duì),是以數(shù)字邏輯處理技術(shù)為基礎(chǔ)的,歸屬于研究院的共性類專業(yè)團(tuán)隊(duì),本團(tuán)隊(duì)主要研發(fā)專用測(cè)量?jī)x器、信號(hào)源、信道模擬設(shè)備等產(chǎn)品。精英技術(shù)團(tuán)隊(duì),發(fā)展?jié)摿Υ蟆?/span>